首頁 > 電子基礎 > 數字電路
譯碼器原理及常用譯碼器簡介
--------------------------------------------------------------------------------
譯碼器原理及常用譯碼器簡介一. 譯碼器
譯碼器的功能是對具有特定含義的輸入代碼進行"翻譯"，將其轉換成相應的輸出信號。
譯碼器的種類很多，常見的有二進制譯碼器、二-十進制譯碼器和數字顯示譯碼器。
1．二進制譯碼器
(1) 定義
二進制譯碼器:能將n個輸入變量變換成2n個輸出函數，且輸出函數與輸入變量構成的最小項具有對應關系的一種多輸出組合邏輯電路。
(2) 特點
● 二進制譯碼器一般具有n個輸入端、2n個輸出端和一個(或多個)使能輸入端。
● 在使能輸入端為有效電平時，對應每一組輸入代碼，僅一個輸出端為有效電平，其余輸出端為無效電平(與有效電平相反)。
● 有效電平可以是高電平(稱為高電平譯碼)，也可以是低電平(稱為低電平譯碼)。
(3) 典型芯片
常見的MSI二進制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。圖7.7(a)、(b)所示分別是T4138型3-8線譯碼器的管腳排列圖和邏輯符號。
該譯碼器真值表如表7.1所示。
表7.1 T4138譯碼器真值表
輸 入
S1 S2+S3 A2 A1 A0
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
0 d d d d
d 1 d d d
輸 出
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
由真值表可知，當s1=1,s2+s3=0 時，無論A2、A1和A0取何值，輸出Y0 、…、Y7中有且僅有一個為0(低電平有效)，其余都是1。
2 .二-十進制譯碼器
二-十進制譯碼器的功能:將4位BCD碼的10組代碼翻譯成10個十進制數字符號對應的輸出信號。
例如，常用芯片T331是一個將8421碼轉換成十進制數字的譯碼器，其輸入A3～A0為8421碼，輸出Y0～Y9分別代表十進制數字0～9。該譯碼器的輸出為低電平有效。其次，對于8421碼中不允許出現的6個非法碼(1010～1111)，譯碼器輸出端Y0～Y9均無低電平信號產生，即譯碼器對這6個非法碼拒絕翻譯。這種譯碼器的優點是當輸入端出現非法碼時，電路不會產生錯誤譯碼。（該譯碼器的邏輯電路圖和真值表見教材中有關部分）
3. 數字顯示譯碼器
數字顯示譯碼器是不同于上述譯碼器的另一種譯碼器。在數字系統中，通常需要將數字量直觀地顯示出來，一方面供人們直接讀取處理結果，另一方面用以*數字系統工作情況。 因此，數字顯示電路是許多數字設備不可缺少的部分。
數字顯示譯碼器是驅動顯示器件(如熒光數碼管、液晶數碼管等)的核心部件，它可以將輸入代碼轉換成相應數字，并在數碼管上顯示出來。
常用的數碼管由七段或八段構成字形，與其相對應的有七段數字顯示譯碼器和八段數字顯示譯碼器。例如，中規模集成電路74LS47，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為0時，對應字段點亮；輸出為1時對應字段熄滅。該譯碼器能夠驅動七段顯示器顯示0～15共16個數字的字形。輸入A3、A2、A1和A0接收4位二進制碼，輸出Qa、Qb、Qc、Qd、Qe、Qf和Qg分別驅動七段顯示器的a、b、c、d、e、f和g段。（74LS47邏輯圖和真值表可參見教材中有關部分。）
七段譯碼顯示原理圖如圖7.8(a)所示，圖7.8(b)給出了七段顯示筆畫與0～15共16個數字的對應關系。
圖7.8 七段譯碼顯示原理及筆畫與數字關系
4．譯碼器應用舉例
譯碼器在數字系統中的應用非常廣泛，它的典型用途是實現存儲器的地址譯碼、控制器中的指令譯碼、代碼翻譯、顯示譯碼等。除此之外，還可用譯碼器實現各種組合邏輯功能。下面 舉例說明在邏輯設計中的應用。
例1 用3-8線譯碼器T4138和適當的與非門實現全減器的功能。
解 全減器:能實現對被減數、減數及來自相鄰低位的借位進行減法運算，產生相減得到的差及向高位借位的邏輯電路。
令： 被減數用Ai表示、減數用Bi表示、來自低位的借位用Gi-1表示、差用Di表示、向相鄰高位的借位用Gi表示�？傻玫饺珳p器的真值表如表7.2所示。
表7.2 全減器真值表
輸 入 輸 出 輸 入 輸 出
Ai Bi Gi-1 Di Gi Ai Bi Gi-1 Di Gi
0 0 0 0 0 1 0 0 1 0
0 0 1 1 1 1 0 1 0 0
0 1 0 1 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1
由表7.2可寫出差數Di和借位Gi的邏輯表達式為
用譯碼器T4138和與非門實現全減器功能時，只需將全減器的輸入變量Ai Bi Gi-1分別與譯碼器的輸入A2、A1、A0相連接，譯碼器使能輸入端S1S2S3接固定工作電平，便可在譯碼器輸出端得到3個變量的8個最小項的"非"。根據全減器的輸出函數表達式，將相應最小項的"非"送至與非門輸入端，便可實現全減器的功能。
例2 用譯碼器和與非門實現邏輯函數
F(A,B,C,D)=∑m(2,4,6,8,10,12,14)
解 給定的邏輯函數有4個邏輯變量，顯然可采用上例類似的方法用一個4-16線的譯碼器和與非門實現。 此外，也可以充分利用譯碼器的使能輸入端，用3-8線譯碼器實現4變量邏輯函數。
用3-8線譯碼器實現4變量邏輯函數的方法：用譯碼器的一個使能端作為變量輸入端，將兩個3-8線譯碼器擴展成4-16線譯碼器。用兩片T4138實現給定函數時，可首先將給定函數變換為
──────────────
F(A,B,C,D)=(m2·m4·m6·m8·m10·m12·m14)
然后，將邏輯變量B、C、D分別接至片Ⅰ和片Ⅱ的輸入端A2、A1、A0，邏輯變量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。這樣，當輸入變量A=0時，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ產生m0～m7 ；當A=1時，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ產生m8～m15。將譯碼器輸出中與函數相關的項進行"與非"運算，即可實現給定函數F的功能。邏輯電路圖如圖7.10所示。
滬公網安備31010802001143號
